密結合FPGAクラスタがボードベンダーTERASICのホームページで紹介されました

佐野研究室で開発した密結合FPGAクラスタが、ボードベンダーTERASICのホームページで紹介されました。密結合FPGAクラスタは、アプリケーションに特化した計算回路・ネットワークにより低電力で高性能な計算を実現するためのテストベッドとして、16枚のFPGAボードにより構築されました。FPGAボード間は10GbEの高速ネットワークで直結され、高速かつ低遅延のデータ通信・同期が可能です。佐野研究室では、FPGA上のシステムオンチップフレームワークや、それを動作させるためのLinux ドライバ、API、FPGAクラスライブラリを開発しました。現在、様々なアプリケーションの実装に取り組んでいるところです。
DE5_Cluster_front DE5_Cluster_back
カテゴリー: お知らせ, ニュース, 研究情報   パーマリンク

コメントを残す